問題描述：
某產(chǎn)品的存在電源線和信號線，信號線是屏蔽電纜，按下圖1所示的布置和連接進行4Kv的EFT/B測試時，發(fā)現(xiàn)測試無法通過。測試現(xiàn)象表明是產(chǎn)品中的擴展模塊部分的電路出現(xiàn)的異常，然而，測試時如果將信號線屏蔽電纜的屏蔽層接地斷開，測試且可以通過。
圖1 產(chǎn)品EFT/B測試布置示意圖
原因分析：
基于EFT/B測試的原理，對產(chǎn)品中的擴展模塊進行EFT/B測試時的干擾電流分析，形成擴展模塊PCB干擾電流分析圖如圖2所示。雖然，該產(chǎn)品的電源端口進行了接地處理，但是接地總不是理想的0歐姆阻抗接地，因此，EFT/B干擾電流除了會通過產(chǎn)品中的接地端子流入?yún)⒖冀拥匕逯?，還會有電流流過PCB板流向信號電纜，并通過信號電纜屏蔽的接地線流入?yún)⒖冀拥匕濉?/span> 正是因為有電流流過了PCB板，導致PCB板中的電流出現(xiàn)干擾而異常。
圖2 擴展模塊PCB干擾電流分析圖
當信號線屏蔽層的接地線斷開時，信號電纜對地的阻抗主要由信號電纜與參考接地板之間的寄生電容（即圖3中的Cp）所形成，阻抗變大，因此，流過PCB的干擾電流也會變小，最終導致測試通過。
圖* 信號線屏蔽電纜接地斷開后的干擾電流分析圖
處理措施：
由于產(chǎn)品需要在信號電纜屏蔽層接地時通過EFT/B測試，因此，在沒有其它額外可以改變流過PCB板電流的措施條件下，只能分析PCB板的設計，以提高PCB板中電路的抗干擾電流能力。據(jù)分析，當干擾電流流過PCB板時，對PCB內(nèi)部電路造成干擾的主要機理是PCB板中的地阻抗過高而導致的公共阻抗耦合的影響。共模干擾電流經(jīng)過信號輸入接口電路時的干擾分析原理圖如圖**所示。因此，在無法改變PCB地阻抗的情況下，可對地阻抗較高區(qū)域的信號線進行濾波處理，以消除低地阻抗過高而導致的公共阻抗引起的干擾電平。具體措施是在下圖4中的光耦器件信號輸入端口并聯(lián)1nf濾波電容。
圖4 共模干擾電流經(jīng)過信號輸入接口電路時的干擾分析原理圖
思考與啟示：
1)接地點的位置是決定共模干擾電流的流向重要因素;
2)如果接地點選擇在產(chǎn)品對于被測試I/O端口的遠端,那將不利于這個產(chǎn)品的EMC；
3)不需要進行EMC測試的I/O端口,只要其對參考接地板存在容性耦合或該端口接地,那么端口的信號也需要進行濾波處理。
